机读格式显示(MARC)

• 000 01581nam 2200289 450

• 001 0001347530

• 005 20231201135000.0

• 010 __ |a 978-7-115-61405-6 |d CNY79.80

• 100 __ |a 20231024d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a SystemVerilog数字集成电路功能验证 |A SystemVerilog shu zi ji cheng dian lu gong neng yan zheng |d = Functional verification with SystemVerilog |f 王旭主编 |z eng

• 210 __ |a 北京 |c 人民邮电出版社 |d 2023

• 215 __ |a x, 316页 |c 图 |d 26cm

• 225 2_ |a 工业和信息化精品系列教材 |A gong ye he xin xi hua jing pin xi lie jiao cai |i 电子信息类

• 314 __ |a 王旭, 从事数字集成电路方面的教学和研发, 目前在学校主要讲述集成电路验证的课程、在企业作为兼职顾问, 负责为企业研发的芯片指定验证方案、验证计划。

• 320 __ |a 有书目

• 330 __ |a 本书比较全面地讲解了SystemVerilog语言和面向对象编程。全书共分为10章, 分别为验证导论、程序块和数据类型、过程语句和例程、接口和断言、面向对象编程、随机化、进程间通信、功能覆盖率、编写层次化测试平台、直接编程接口。为了更好地衔接UVM的学习, 本书使用SystemVerilog实现了UVM中的配置数据库、测试登记表、代理类和工厂机制 (包括重写功能)。通过阅读本书中的简化UVM代码, 读者可以更快速、清晰地理解UVM常用机制的底层实现原理, 为后续系统学习UVM验证方法学打下坚实的基础。

• 410 _0 |1 2001 |a 工业和信息化精品系列教材 |i 电子信息类

• 510 1_ |a Functional verification with systemVerilog |z eng

• 606 0_ |a 数字电路 |A shu zi dian lu |x 电路设计 |j 教材

• 690 __ |a TN79 |v 5

• 701 _0 |a 王旭 |A wang xu |4 主编

• 801 _0 |a CN |b 湖北三新 |c 20231024

• 905 __ |a ZPHC |d TN79/117