机读格式显示(MARC)

• 000 01305nam 2200277 450

• 001 0001337026

• 005 20231014165400.0

• 010 __ |a 978-7-5606-6887-1 |d CNY49.00

• 100 __ |a 20230912d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 610000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计与应用 |A VerilogHDL shu zi xi tong she ji yu ying yong |f 主编叶俊明, 苏鹏鉴

• 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2023

• 215 __ |a 287页 |c 图 |d 26cm

• 225 2_ |a 应用型人才培养系列教材 |A ying yong xing ren cai pei yang xi lie jiao cai

• 320 __ |a 有书目

• 330 __ |a 本书根据高等院校电子信息工程技术类专业的授课要求编写。全书共9章, 主要内容包括: 硬件描述语言与可编程逻辑器件、Vivado和Quartus Prime开发工具的使用、Verilog HDL的基本语法、行为描述的语法、基本组合逻辑电路设计、基本时序逻辑电路设计、有限状态机的设计、IP核及实验指导 (含14个实验)。本书将知识点的讲解与例题、习题和实验相结合, 由浅入深地讲述了EDA数字系统设计的方法和思路, 旨在提高读者的Verilog HDL数字系统设计与应用水平。

• 410 _0 |1 2001 |a 应用型人才培养系列教材

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP312.8VH |v 5

• 701 _0 |a 叶俊明 |A ye jun ming |4 主编

• 701 _0 |a 苏鹏鉴 |A su peng jian |4 主编

• 801 _0 |a CN |b 湖北三新 |c 20230912

• 905 __ |a ZPHC |d TP312.8VH/1