机读格式显示(MARC)

• 000 01194nam0 2200313 450

• 001 0000387605

• 005 20131220093100.0

• 010 __ |a 978-7-302-31551-3 |d CNY39.80

• 100 __ |a 20130508d2013 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog HDL |9 EDA ji shu yu Verilog HDL |f 潘松，陈龙，黄继业编著

• 205 __ |a 2版

• 210 __ |a 北京 |c 清华大学出版社 |d 2013

• 215 __ |a 14,368页 |d 26cm

• 300 __ |a 高等院校电子信息科学与工程规划教材

• 330 __ |a 本书共分为7个部分：EDA技术的概述、Verilog HDL语法知识及其实用技术、Quartus Ⅱ及LPM宏模块的详细使用方法、基于Verilog的有限状态机设计技术、基于Verilog的16位实用CPU设计技术及创新实践项目、基于ModelSim的Test Bench仿真技术，以及基于MATLAB和DSP Builder平台的EDA设计技术及大量实用系统设计示例。

• 606 0_ |a 电子电路 |x 计算机辅助设计 |x 应用软件 |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TN702.2 |v 5

• 690 __ |a TP312VH |v 5

• 690 __ |a TN702.2 |v 4

• 701 _0 |a 潘松 |9 pan song |4 编著

• 701 _0 |a 陈龙 |9 chen long |4 编著

• 701 _0 |a 黄继业 |9 huang ji ye |4 编著

• 801 _0 |a CN |b ZPHC |c 20131220

• 905 __ |a ZPHC |d TN702.2/4