MARC状态:审校 文献类型:中文图书 浏览次数:1
- 题名/责任者:
- AMD FPGA设计优化宝典:面向Vivado/VHDL/高亚军编著
- 出版发行项:
- 北京:电子工业出版社,2023
- ISBN及定价:
- 978-7-121-45098-3/CNY125.00
- 载体形态项:
- 10,432页:图;26cm
- 其它题名:
- 面向Vivado/VHDL
- 个人责任者:
- 高亚军 编著
- 学科主题:
- 可编程序逻辑器件-系统设计
- 中图法分类号:
- TP332.1
- 一般附注:
- EDA精品智汇馆
- 责任者附注:
- 高亚军,电路与系统专业硕士,FPGA技术分享者,设计优化、时序收敛专家,Vivado工具使用专家,Xilinx资深战略应用工程师。多年来使用XilinxFPGA实现数字信号处理算法,对XilinxFPGA器件架构、开发工具Vivado/VitisHLS/SystemGenerator有着深厚的理论基础和实战经验。主要著作:2011年出版图书《基于FPGA的数字信号处理》,2012年发布网络视频课程:Vivado入门与提高,2015年出版图书《基于FPGA的数字信号处理(第2版)》,2016年出版图书《Vivado从此开始》,2016年发布网络视频课程:跟XilinxSAE学HLS,2020年出版图书《Vivado从此开始(进阶篇)》,自2018年创建FPGA技术分享公众号:TeacherGaoFPGAHub后,每周更新两篇原创文章,累计发表原创文章280余篇,获得大量粉丝的认可和赞誉。
- 提要文摘附注:
- 本书以Xilinx公司(目前已被AMD公司收购)的7系列FPGA、UltraScale/UltraScale+ FPGA和Versal ACAP内部架构为基础,介绍与之匹配的RTL代码的风格(采用VHDL语言)和基于Vivado的设计分析方法。全书共10章,包括时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元和状态机的代码风格和优化方法,也包含扇出和布线拥塞的优化方法。
全部MARC细节信息>>